PAT-NO:

JP360062706A

DOCUMENT-IDENTIFIER: JP 60062706 A

TITLE:

VOLTAGE CONTROLLED OSCILLATING CIRCUIT

PUBN-DATE:

April 10, 1985

INVENTOR-INFORMATION:

NAME

OKUI, ISAMU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO:

JP58171536

APPL-DATE:

September 17, 1983

INT-CL (IPC): H03B005/32

US-CL-CURRENT: 331/105

ABSTRACT:

PURPOSE: To prevent high frequency oscillation by controlling a gain of an oscillating circuit according to a level change in an output signal of a phase shift circuit connected to the oscillation circuit.

CONSTITUTION: A peak of an output v<SB>i</SB> of an oscillation circuit comprising a variable amplifier 24, a resonator 21, a phase shift circuit 22, a phase detector 25 and a synthesis ratio control circuit 33 is detected by a peak detector 26 and after the output v<SB>i</SB> is shifted by a phase shift circuit 27, the peak is detected by a peak detector 28 and the level of both the peak detection circuits is compared by a threshold value circuit 29. Since the phase shift amount of the phase shift 27 is a function of a frequency of the output v<SB>i</SB>, an output (level difference) of the threshold value circuit 29 represents the oscillation frequency. The output of the threshold value circuit 29 is inputted to a gain control circuit 31 and the gain of the variable amplifier 24 is controlled thereby preventing the high frequency oscillation.

12/2/04, EAST Version: 2.0.1.4

COPYRIGHT: (C)1985,JPO&Japio

⑲ 日本国特許庁(JP)

⑩ 特許出願公開

[®] 公 開 特 許 公 報 (A) 昭60-62706

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和60年(1985) 4月10日

H 03 B 5/32

Z - 6749 - 5J

審査請求 未請求 発明の数 1 (全4頁)

匈発明の名称 電圧制御発振回路

②特 願 昭58-171536

29出 9月 昭58(1983) 9月17日

切発 明 者 奥 井

勇 深谷市幡羅町1丁目9番2号 東京芝浦電気株式会社深谷

工場内

⑩出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

明細 書

1. 発明の名称

電圧制御発振回路

2. 特許請求の範囲

3. 発明の詳細な説明

〔発明の技術分野〕

との発明は高調放発掘を防止し得る電圧制御 発振回路に関する。

〔 発明の技術的背景とその問題点〕

例えばカラーテレビション受像機の色復調回 的には、通常自動位相制御(APC)回路には通常自動位相制のではならに、精度ののはならに、精度ののないない。 VCO が必要とされる。 VCO がお振子 1 1 1 4 幅数は、からでは、共いのの発展は、ないのの発展はなる。 VCO の発展はなる。 VCO の発展はなる。 VCO の発展はなる。 APC 回路になるの VCO が出める。 APC 回路になるの VCO が出りないた場合、位相検なられる。 位相検なられる。 位相検なられる。 位相検なられる。 位相検なられる。 位相検なられる。 位相検なられる。 位相検なられる。 位相検なられる。 位相検ならいは、発展出力とパースト間号との位相差を検出する。

上記の VCO において、共振子 1 1 には、水晶などの安定した共振子が用いられる。しかしたがらこの共振子は基本波のみならず、高調液に対しても振動が可能であり、第1 図に示す回路では、3.5 8 MHz (パースト信号周波数)の他にその3 倍波1 0.7 MHz でも安定に発振する可

-1-

能性がある。

[発明の目的]

この発明は上記の事情に鑑みてなされたもので、高調波発振を検出してループ利得を下げる ととにより、高調波発振を防止し得る電圧制御 発振回路を提供することを目的とする。

〔発明の概要〕

この発明は、基準電圧設定部30、しきい値 回路29のように、発振信号を位相シフトした 信号のレベルを監視し、そのレベルが所定の関 係からずれたときに、可変増幅器24の利得を 制御する手段を設けることにより、高調波発振 を防止するようにしたものである。

〔発明の実施例〕

以下この発明の契施例を図面を参照して説明する。

第2図において、21は例えば水晶を用いた 共振子であり、発振出力 (vi)は、位相シフト回路22と、合成比制御回路23に入力される。 合成比制御回路23は、位相シフト回路22の

- 3 -

ル比ァは、

 $r = \cos \phi$

で与えられる。(第3図参照)ここで φ は位相 シフト回路 27 における位相シフト量である。 また発振周波数を f、位相シフト回路を抵抗 R と容量 C で構成すると、

 $\tan \phi = 2\pi f CR$

が成立する。したがって

 $r = \cos\left(\tan^{-1}\left(2\pi f CR\right)\right)$

となり、周波数 f によってレベル比 r が変化することがわかる。従ってレベル比 r を検出し、その変化に応じて VCO の利得を制御すれば、等価的に系の周波数特性を変えることができ、高周波発振を防止できることになる。

第4図は、第2図の回路構成を更に具体的に示したものである。第4図において、共振子21からの発振信号では、トランジスタQ1のベースに入力する。トランジスタQ1のエミッタにあらわれた信号は、トランジスタQ10のベースエミッタを介してトランジスタQ10のベ

入力側と出力側の信号を位相合成し、合成出力は、可変増幅器 2 4 を介して共振子 2 1 に与えられる。また 2 5 は、位相検波回路であり、発振出力とパースト信号とを位相検波し、その位相差に応じた出力は、合成比制御回路 2 3 の制御端子に加えられる。

関に、発振出力は、直接ピーク検波器 2 6 によってピーク検波されるとともに、位相シフトされたのち、ピーク検波器 2 8 によってピーク検波される。ピーク検波器 2 6 , 2 8 の検波出力は、しきい値の路 2 9 に与えられてレベル比較される。この他のはよりに重要されている。のはは、例えばピーク検波器 2 6 の出力は基準電圧 設定部 3 0 からの直流パイアスに重量される。 力される。

しきい値回路 2 9 で検出されたレベル差出力は、利得制御回路 3 1 を介して可変増幅器 2 4 の制御端子に加えられる。

ここで発振信号をベクトルi、位相シフトされた信号をベクトルi とすると、両信号のレベ

-4-

ースに与えられる。

また、トランジスタQ1のエミッタにあらわれた信号は、抵抗R5、コンデンサC1による位相回路によって位相シフトされ、トランジスタQ5のペースエミッタを介してトランジスタQ13のペースに加えられる。

トランジスタQ6~Q13、定電流源 I 1 、 I 2 、 E II が R 1 2 ~ R 1 6 は、 トランジスタ Q 1 0 に入力した信号と、 トランジスタ Q 1 3 に入力した信号を合成する回路を形成している。 両入力信号の合成比は、 トランジスタ Q 6 ・ Q9 のペースに与えられる制御電圧によってコントロールされる。

なお、トランシスタQ8,Q3はパイアス回路を形成している。また、R1~R4はパイアス抵抗、R1,R8,R9もパイアス抵抗、Viはパイアス電源である。さらに、電源ライン35と基準接地ライン36間に直列接続された抵抗R10,R11もパイアス回路を形成し、分圧電圧は、トランシスタQ1,Q8のペースに与

∸ 5 −

えられている。

合成信号は、トランジスタQ1,Q9の共通コレクタから導出され、トランジスタQ14,Q15、抵抗R16,R17で構成されるカレントミラー回路を介して、トランジスタQ15のコレクタに導出された信号は、トランジスタQ19のコレクタに導出された信号は、トランジスタQ19のペースエミッタを通り、共振子21に帰還される。抵抗R20は、トランジスタQ19のペースパイアス用である。

次にトランジスタQ20~Q27,Q28、 抵抗R23,R24,R25、コンデンサC2, C3及び抵抗R22は、位相検波回路を形成し ている。トランジスタQ28のペースには、パースト信号区間にタイミングが一致したパーストゲートパルスが印加される。またトランジスタQ26,Q27のペース間には、パースト信号が印加される。さらに、トランジスタQ22,

-7-

た検波出力は、抵抗 R 3 0 を介してトランジスタ Q 3 5 のベースに入力される。トランジスタ Q 3 4 のベースには、トランジスタ Q 1 のエミッタの発振信号が入力される。

トランジスタQ31,Q32、抵抗R27,R29は、基準電圧設定部を構成している。トランジスタQ35,Q36とは、レベル比較を行うもので、位相シフトされた信号のレベルと発振信号のレベルの比がR29/(R29+R30)以下となったとき、VCOの利得を下げるように動作する。

トランジスタQ35のコレクタにあらわれた信号は、トランジスタQ37,Q38のカレントミラー回路を介して、抵抗R32の端子電圧としてあらわれる。この電圧は、先の可変増幅器のトランジスタQ16のペースに制御電圧とるのトランジスタQ16のペースに制御電圧とるのトランジスタQ16のペースに制御電圧とるのように対しては、利得が発振しきい値より低くなる。

Q25の共通ペースと、トランジスタQ23、Q24の共通ペース間には、発振信号が印加される。これによって、トランジスタQ22、Q23、Q23の共通コレクタには、パースト信号とれるにででででででででであれることが得られる。これによってもれる。これにはは、日の位相はパースト信号の位相に追従するよりにコントロールされる。

トランジスタQ29,Q30、コンデンサ C4、抵抗R26は、ピーク検波器を構成している。トランジスタQ29のペースには、だりだい。 R5とコンデンサC1の接続はただり力力とり力では、たりからない。ピーク検波された出りからない。 信号が与えられる。ピーク検波されからられたは、トランジスタQ34、Q33、コンデンサ C5、抵抗R28もピーク検波器を構成して

-8-

る。トランジスタQ33のエミッタにあらわれ

〔発明の効果〕


上記したように、この発明は、発振回路に接続された位相シフト回路の出力信号のレベル変化に従って、発振回路の利得を制御し、これにより高調波発振を防止し得る電圧制御発振回路を提供できる。

4. 図面の簡単な説明


第1図は従来の電圧制御発掘回路の構成説明図、第2図はこの発明の一実施例を示す構成説明図、第3図は第2図の回路プロックのベクトル説明図、第4図は第2図の回路プロックを詳細に示す回路図である。

2 1 …共振子、2 2 、2 7 …位相シフト回路、2 3 …合成比制御回路、2 4 …可変増幅器、25 …位相検波回路、2 6 、2 8 …ピーク検波器、2 9 …しきい値回路、3 0 …基準電圧設定部、3 1 …利得制御回路

出題人代理人 弁理士 鈴 江 武 彦



第 4 図



--26--